Termin CMOS oznacza „Complementary Metal Oxide Semiconductor”. Jest to jedna z najpopularniejszych technologii w branży projektowania chipów komputerowych i jest dziś szeroko stosowana do formowania obwody scalone w licznych i różnorodnych zastosowaniach. Dzisiejsze pamięci komputerowe, procesory i telefony komórkowe wykorzystują tę technologię ze względu na kilka kluczowych zalet. W tej technologii wykorzystywane są urządzenia półprzewodnikowe z kanałem P i N. Jedną z najpopularniejszych obecnie dostępnych technologii MOSFET jest komplementarna technologia MOS lub CMOS. Jest to dominująca technologia półprzewodnikowa dla mikroprocesorów, chipów mikrokontrolerów, pamięci takich jak RAM, ROM, EEPROM i układy scalone specyficzne dla aplikacji (ASIC).
Wprowadzenie do technologii MOS
W konstrukcji układu scalonego podstawowym i najbardziej istotnym elementem jest tranzystor. Zatem MOSFET jest jednym z rodzajów tranzystorów używanych w wielu zastosowaniach. Utworzenie tego tranzystora można wykonać jak kanapkę, włączając warstwę półprzewodnika, zwykle wafel, kawałek pojedynczego kryształu krzemu, warstwę dwutlenku krzemu i warstwę metalu. Warstwy te umożliwiają formowanie tranzystorów w materiale półprzewodnikowym. Dobry izolator, taki jak Sio2, ma cienką warstwę o grubości stu cząsteczek.
Tranzystory, w których używamy krzemu polikrystalicznego (poli) zamiast metalu w sekcjach bramek. Bramkę polikrzemową FET można zastąpić prawie za pomocą metalowych bramek w układach scalonych dużej skali. Czasami zarówno polikrzemowe, jak i metalowe tranzystory FET są określane jako IGFET, co oznacza izolowane bramki FET, ponieważ Sio2 poniżej bramki jest izolatorem.
CMOS (uzupełniający półprzewodnik z tlenku metalu)
Główny przewaga CMOS nad NMOS a technologia BIPOLAR to znacznie mniejsze straty mocy. W przeciwieństwie do obwodów NMOS lub BIPOLAR, uzupełniający obwód MOS prawie nie ma statycznego rozpraszania mocy. Moc jest rozpraszana tylko wtedy, gdy obwód faktycznie się przełącza. Pozwala to na integrację większej liczby bramek CMOS na układzie scalonym niż w NMOS lub technologia bipolarna , co skutkuje znacznie lepszą wydajnością. Komplementarny tranzystor metalowo-półprzewodnikowy składa się z MOS z kanałem P (PMOS) i MOS z kanałem N (NMOS). Proszę zapoznać się z linkiem, aby dowiedzieć się więcej proces wytwarzania tranzystora CMOS .
CMOS (uzupełniający półprzewodnik z tlenku metalu)
NMOS
NMOS jest zbudowany na podłożu typu p ze źródłem typu n i rozproszonym drenem. W NMOS większość nośników to elektrony. Gdy do bramki zostanie przyłożone wysokie napięcie, NMOS będzie działać. Podobnie, gdy do bramki zostanie przyłożone niskie napięcie, NMOS nie będzie działać. Uważa się, że NMOS jest szybszy niż PMOS, ponieważ nośniki w NMOS, które są elektronami, przemieszczają się dwa razy szybciej niż dziury.
Tranzystor NMOS
PMOS
MOSFET z kanałem P składa się ze źródła i drenu typu P rozproszonego na podłożu typu N. Większość nośników to dziury. Gdy do bramki zostanie przyłożone wysokie napięcie, PMOS nie będzie przewodzić. Gdy do bramki zostanie przyłożone niskie napięcie, PMOS będzie przewodzić. Urządzenia PMOS są bardziej odporne na szum niż urządzenia NMOS.
Tranzystor PMOS
Zasada działania CMOS
W technologii CMOS do projektowania funkcji logicznych wykorzystywane są zarówno tranzystory typu N, jak i typu P. Ten sam sygnał, który włącza tranzystor jednego typu, jest używany do wyłączania tranzystora drugiego typu. Ta cecha pozwala na projektowanie urządzeń logicznych przy użyciu tylko prostych przełączników, bez konieczności stosowania rezystora podciągającego.
W CMOS bramki logiczne zbiór tranzystorów MOSFET typu n jest rozmieszczony w sieci typu pull-down pomiędzy wyjściem a szyną zasilającą niskiego napięcia (Vss lub dość często uziemienie). Zamiast rezystora obciążenia bramek logicznych NMOS, bramki logiczne CMOS mają kolekcję tranzystorów MOSFET typu p w sieci podciągającej między wyjściem a szyną wyższego napięcia (często nazywaną Vdd).
CMOS za pomocą Pull Up & Pull Down
Tak więc, jeśli zarówno tranzystor typu p, jak i tranzystor typu n mają swoje bramki podłączone do tego samego wejścia, tranzystor MOSFET typu p będzie włączony, gdy tranzystor MOSFET typu n jest wyłączony i odwrotnie. Sieci są ustawione w taki sposób, że jedna jest włączona, a druga wyłączona dla dowolnego wzorca wejściowego, jak pokazano na poniższym rysunku.
CMOS oferuje stosunkowo dużą prędkość, niskie straty mocy, wysokie marginesy szumów w obu stanach i będzie działać w szerokim zakresie napięć źródłowych i wejściowych (pod warunkiem, że napięcie źródła jest stałe). Ponadto, aby lepiej zrozumieć zasadę działania uzupełniającego półprzewodnika z tlenku metalu, musimy pokrótce omówić bramki logiczne CMOS, jak wyjaśniono poniżej.
Które urządzenia używają CMOS?
Technologia taka jak CMOS jest używana w różnych układach scalonych, takich jak mikrokontrolery, mikroprocesory, SRAM (statyczna pamięć RAM) i inne cyfrowe układy logiczne. Technologia ta jest wykorzystywana w szerokiej gamie obwodów analogowych, w tym konwerterach danych, czujnikach obrazu i silnie wbudowanych transceiverach do różnych rodzajów komunikacji.
Falownik CMOS
Obwód falownika, jak pokazano na poniższym rysunku. Składa się ona z PMOS i NMOS FET . Wejście A służy jako napięcie bramki dla obu tranzystorów.
Tranzystor NMOS ma wejście z Vss (masa), a tranzystor PMOS ma wejście z Vdd. Wyjście na zacisk Y. Kiedy wysokie napięcie (~ Vdd) jest podane na zacisku wejściowym (A) falownika, PMOS staje się obwodem otwartym, a NMOS zostaje wyłączony, więc wyjście zostanie obniżone do Vss.
Falownik CMOS
Gdy napięcie niskiego poziomu ( Poniższy rysunek przedstawia 2-wejściową, uzupełniającą bramkę MOS NAND. Składa się z dwóch szeregowych tranzystorów NMOS między Y i uziemieniem oraz dwóch równoległych tranzystorów PMOS między Y i VDD. Jeśli wejście A lub B jest logiczne 0, co najmniej jeden z tranzystorów NMOS będzie wyłączony, przerywając ścieżkę od Y do masy. Ale przynajmniej jeden z tranzystorów pMOS będzie włączony, tworząc ścieżkę od Y do VDD. Bramka NAND z dwoma wejściami W związku z tym wyjście Y będzie wysokie. Jeśli oba wejścia są w stanie wysokim, oba tranzystory nMOS będą włączone, a oba tranzystory pMOS będą wyłączone. W związku z tym wyjście będzie logicznie niskie. Tabela prawdy bramki logicznej NAND podana w poniższej tabeli. Poniższy rysunek przedstawia 2-wejściową bramkę NOR. Tranzystory NMOS działają równolegle, aby obniżyć poziom wyjściowy, gdy jedno z wejść jest wysokie. Tranzystory PMOS są połączone szeregowo, aby uzyskać wysokie napięcie wyjściowe, gdy oba wejścia są niskie, jak podano w poniższej tabeli. Wyjście nigdy nie jest pozostawione pływające. Bramka NOR z dwoma wejściami Tabela prawdy bramki logicznej NOR podana w poniższej tabeli. Produkcja tranzystorów CMOS może być wykonana na płytce krzemowej. Średnica wafla wynosi od 20 mm do 300 mm. W tym przypadku proces litografii jest taki sam, jak w prasie drukarskiej. Na każdym kroku można nakładać różne materiały, wytrawiać w inny sposób. Ten proces jest bardzo łatwy do zrozumienia, oglądając górę płytki, a także przekrój poprzeczny w ramach uproszczonej metody montażu. Wytwarzanie CMOS można osiągnąć za pomocą trzech technologii: N-well pt P-well, Twin well, i SOI (Silicon on Insulator). Proszę odnieść się do tego linku, aby dowiedzieć się więcej Produkcja CMOS . Typowa żywotność baterii CMOS wynosi około 10 lat. Ale może się to zmienić w zależności od wykorzystania i otoczenia, w którym znajduje się komputer. Gdy bateria CMOS ulegnie awarii, komputer nie może zachować dokładnego czasu i daty na komputerze po wyłączeniu. Na przykład, gdy komputer jest włączony, możesz zobaczyć godzinę i datę, na przykład 12:00 i 1 stycznia 1990. Ta usterka oznacza, że bateria CMOS jest uszkodzona. Najważniejszymi cechami CMOS są niskie statyczne wykorzystanie mocy, ogromna odporność na zakłócenia. Kiedy pojedynczy tranzystor z pary tranzystorów MOSFET jest wyłączony, kombinacja szeregowa zużywa znaczną moc podczas przełączania między dwoma określonymi jako ON i OFF. W rezultacie urządzenia te nie generują ciepła odpadowego w porównaniu z innymi typami obwodów logicznych, takich jak logika TTL lub NMOS, które zwykle wykorzystują pewien prąd stały, nawet jeśli nie zmieniają swojego stanu. Te charakterystyki CMOS pozwolą na integrację funkcji logicznych o dużej gęstości w układzie scalonym. Z tego powodu CMOS stał się najczęściej używaną technologią wykonywaną w układach VLSI. Wyrażenie MOS jest odniesieniem do fizycznej struktury tranzystora MOSFET, która zawiera elektrodę z metalową bramką, która jest umieszczona na wierzchu tlenkowego izolatora z materiału półprzewodnikowego. Materiał taki jak aluminium jest używany tylko raz, jednak teraz jest to polikrzem. Projektowanie innych metalowych bramek można wykonać, wykorzystując powrót materiałów dielektrycznych o wysokiej wartości κ w procesie CMOS. Czujniki obrazu, takie jak urządzenie o sprzężeniu ładunkowym (CCD) i komplementarny półprzewodnik z tlenkiem metalu (CMOS), to dwa różne rodzaje technologii. Służą one do cyfrowego przechwytywania obrazu. Każdy przetwornik obrazu ma swoje zalety, wady i zastosowania. Główną różnicą między CCD i CMOS jest sposób przechwytywania klatki. Urządzenie ze sprzężeniem ładunkowym, takie jak CCD, wykorzystuje globalną migawkę, podczas gdy CMOS wykorzystuje roletę. Te dwa czujniki obrazu zmieniają ładunek ze światła na elektryczny i przetwarzają go na sygnały elektroniczne. Proces produkcyjny stosowany w przetwornikach CCD jest specjalny, ponieważ umożliwia przenoszenie ładunku w całym układzie scalonym bez zmian. Tak więc ten proces produkcyjny może prowadzić do niezwykle wysokiej jakości czujników o wrażliwości i wierności na światło. Natomiast chipy CMOS wykorzystują ustalone procedury produkcyjne do projektowania chipa, a podobny proces może być również stosowany do wytwarzania mikroprocesorów. Ze względu na różnice w produkcji istnieją wyraźne różnice między czujnikami, takimi jak CCD 7 CMOS. Czujniki CCD rejestrują obrazy z mniejszym szumem i wysoką jakością, podczas gdy czujniki CMOS są zwykle bardziej podatne na szum. Zwykle CMOS zużywa mniej energii, podczas gdy CCD zużywa dużo energii, jak ponad 100 razy w przypadku czujnika CMOS. Chipy CMOS można wytwarzać na dowolnej typowej linii produkcyjnej Si, ponieważ są one bardzo tanie w porównaniu z przetwornikami CCD. Czujniki CCD są bardziej dojrzałe, ponieważ są produkowane masowo przez długi czas. Oba obrazy CMOS i CCD zależą od efektu fotoelektrycznego, który wytwarza sygnał elektryczny ze światła Opierając się na powyższych różnicach, matryce CCD są używane w aparatach do celowania w wysokiej jakości obrazy dzięki dużej liczbie pikseli i wyjątkowej czułości na światło. Zwykle czujniki CMOS mają mniejszą rozdzielczość, jakość i czułość. Zatrzask można zdefiniować jako zwarcie między dwoma zaciskami, takimi jak zasilanie i uziemienie, w celu wygenerowania dużego prądu i uszkodzenia układu scalonego. W CMOS zatrzask to występowanie śladu o niskiej impedancji między szyną zasilającą i szyną uziemiającą z powodu komunikacji między dwoma tranzystorami, takimi jak pasożytnicze PNP i NPN tranzystory . W obwodzie CMOS dwa tranzystory, takie jak PNP i NPN, są podłączone do dwóch szyn zasilających, takich jak VDD i GND. Ochrona tych tranzystorów może odbywać się za pomocą rezystorów. W transmisji zatrzaskowej prąd przepłynie z VDD do GND bezpośrednio przez dwa tranzystory, tak że może wystąpić zwarcie, a zatem ekstremalny prąd będzie płynął z VDD do zacisku uziemienia. Istnieją różne metody zapobiegania przytrzaśnięciu W zapobieganiu zatrzaskowi można umieścić wysoką rezystancję w ścieżce, aby zatrzymać przepływ prądu w całym zasilaniu i ustawić β1 * β2 poniżej 1, stosując następujące metody. Struktura pasożytniczego SCR zostanie wydobyta w otoczeniu tranzystorów, takich jak PMOS i NMOS, przez izolującą warstwę tlenku. Technologia zabezpieczenia przed zatrzaśnięciem wyłączy urządzenie po zauważeniu zatrzaśnięcia. Usługi testowania zatrzasku mogą być wykonywane przez wielu dostawców na rynku. Ten test można wykonać poprzez sekwencję prób aktywacji struktury SCR w układzie scalonym CMOS, podczas gdy powiązane styki są sprawdzane, gdy przepływa przez niego nadprądowe. Zaleca się pobranie pierwszych próbek z partii doświadczalnej i wysłanie ich do laboratorium badawczego Latch-up. Ćwiczenie to zastosuje maksymalne osiągalne źródło zasilania, a następnie dostarczy prąd do wejść i wyjść chipa za każdym razem, gdy dojdzie do zatrzaśnięcia poprzez monitorowanie zasilania prądem. Zalety CMOS obejmują następujące. Główne zalety CMOS w porównaniu z TTL to dobry margines szumów, a także mniejsze zużycie energii. Wynika to z braku prostej ścieżki przewodzącej z VDD do GND, czasów opadania w zależności od warunków wejściowych, a następnie transmisja sygnału cyfrowego będzie łatwa i tania dzięki chipom CMOS. CMOS służy do wyjaśnienia ilości pamięci na płycie głównej komputera, która będzie przechowywana w ustawieniach systemu BIOS. Te ustawienia obejmują głównie datę, godzinę i ustawienia sprzętu Wyjścia, jeśli CMOS działa aktywnie w obie strony Wady CMOS obejmują następujące. Uzupełniające procesy MOS zostały szeroko wdrożone i zasadniczo zastąpiły NMOS i procesy bipolarne w prawie wszystkich aplikacjach logiki cyfrowej. Technologia CMOS została wykorzystana w następujących projektach cyfrowych układów scalonych. Więc Tranzystor CMOS jest bardzo znany ponieważ efektywnie wykorzystują energię elektryczną. Nie używają zasilania elektrycznego, gdy zmieniają się z jednego stanu na inny. Ponadto uzupełniające półprzewodniki działają wzajemnie, aby zatrzymać napięcie o / p. Rezultatem jest konstrukcja o niskim poborze mocy, która zapewnia mniej ciepła, z tego powodu tranzystory te zmieniły inne wcześniejsze konstrukcje, takie jak przetworniki CCD w czujnikach kamery i są wykorzystywane w większości obecnych procesorów. Pamięć CMOS w komputerze to rodzaj nieulotnej pamięci RAM, która przechowuje ustawienia BIOS-u oraz informacje o czasie i dacie. Uważam, że lepiej zrozumieliście tę koncepcję. Ponadto wszelkie pytania dotyczące tej koncepcji lub projekty elektroniczne , podaj cenne sugestie, komentując w sekcji komentarzy poniżej. Oto pytanie do Ciebie, dlaczego CMOS jest lepszy od NMOS? WEJŚCIE WEJŚCIE LOGICZNE WYNIK WYJŚCIE LOGICZNE 0 v 0 Vdd 1 Vdd 1 0 v 0 Bramka CMOS NAND
DO b Sieć rozwijana Pull-up Network WYJŚCIE Y 0 0 POZA NA 1 0 1 POZA NA 1 1 0 POZA NA 1 1 1 NA POZA 0 Bramka CMOS NOR
DO b Y 0 0 1 0 1 0 1 0 0 1 1 0 Produkcja CMOS
Żywotność baterii CMOS
Objawy awarii baterii CMOS
Charakterystyka CMOS
CCD Vs CMOS
W niektórych zastosowaniach czujniki CMOS są ostatnio ulepszane do tego stopnia, że osiągają prawie równość z urządzeniami CCD. Generalnie kamery CMOS nie są drogie i mają długą żywotność baterii.Zatrzask w CMOS
Zalety
TTL to cyfrowy obwód logiczny, w którym tranzystory bipolarne pracują na impulsach prądu stałego. Kilka bramek logicznych tranzystora składa się zwykle z jednego układu scalonego.Niedogodności
Aplikacje CMOS
