Czym są PAL i PLA, projekt i różnice?

Czym są PAL i PLA, projekt i różnice?

Wcześniej projektowanie obwody logiczne można zrobić za pomocą SSI (integracja na małą skalę) komponenty takie jak bramki logiczne, multipleksery , de-multipleksery, FF, itp. Ale teraz PLD może zastąpić wszystkie te komponenty SSI. Jest to więc powód, dla którego branża SSI spada w porównaniu z PLD i są one używane w kilku zastosowaniach. Plik programowalne urządzenie logiczne lub PLD jest jednym z rodzajów chipów używanych do realizacji obwodu logicznego. Zawiera zestaw elementów obwodu logicznego, które można modyfikować na kilka sposobów. PLD wygląda jak czarna skrzynka, która składa się z programowalnych przełączników i bramek logicznych. Główną funkcją przełączników jest umożliwienie wzajemnego powiązania bramek logicznych w PLD w celu wykonywania obwodów logicznych. PLD są podzielone na różne typy, takie jak proste PLD SPLD ( PLA i PAL ), PLD z kompleksem CPLD , FPGA tablice bramek programowalne przez użytkownika . W tym artykule omówiono, czym jest PAL i PLA, projekt i różnice między nimi.



Co to jest PAL i PLA?

Obie Programowalna logika tablicowa i Programowalna tablica logiczna są typami PLD (programowalnych urządzeń logicznych) i są one używane głównie do projektowania logiki kombinowanej wzajemnie za pomocą logiki sekwencyjnej. Główną różnicą między tymi dwoma jest to, że PAL można zaprojektować z kolekcją bramek AND i stałym zbiorem bramek OR, podczas gdy PLA można zaprojektować z programowalną tablicą AND, chociaż stałą kolekcję bramek OR. Programowalne urządzenie logiczne oferuje proste i elastyczne projektowanie obwodów logicznych.


Programowalna logika tablicowa

Programowalna logika tablicowa





Wcześniej do programowalnych urządzeń logicznych kombinacyjne układy logiczne można zaprojektować za pomocą multiplekserów, a obwody te były zarówno sztywne, jak i złożone, następnie opracowywane są PLD. Początkowo programowalnym urządzeniem logicznym była pamięć ROM, ale nie odniosła ona sukcesu z powodu problemów z marnotrawstwem sprzętu, a także wykładniczego wzrostu w każdej aplikacji sprzętowej. Aby rozwiązać ten problem, zastosowano PAL i PLA. Te dwa są programowalne i efektywnie wykorzystują sprzęt.

Programowalna tablica logiczna

Programowalna tablica logiczna



Projektowanie programowalnej logiki macierzowej (PAL)

Plik definicja terminu PAL lub Programmable Array Logic jest jednym rodzajem PLD, który jest znany jako obwód programowalnego urządzenia logicznego, a działanie tego PAL jest takie samo jak PLA. Projektowanie programowalnej logiki tablicowej można wykonać przy użyciu stałych bramek OR, jak również programowalnych bramek AND. Korzystając z tego możemy zaimplementować dwie proste funkcje wszędzie tam, gdzie skojarzenia AND bramki z każdą bramką OR oznaczają największą liczbę warunków produktowych, które można wytworzyć w postaci SOP (suma produktów) dokładnej funkcji.

Ponieważ bramki logiczne, takie jak AND, są stale połączone z bramkami OR, co wskazuje, że wytworzony termin produktu nie jest dystrybuowany z funkcjami wyjściowymi. Głównym założeniem stojącym za rozwojem PLD jest wytworzenie złożonej logiki boolowskiej na jednym chipie poprzez usunięcie wadliwego okablowania, uniknięcie projektowania logiki, a także zmniejszenie zużycia energii.

Przykład PAL

Wykonaj następujące czynności Wyrażenie logiczne z pomocą programowalna logika tablicowa (PAL)


X = AB + AC '
Y = AB ”+ BC”

Powyżej podane dwa Funkcje boolowskie mają postać SOP (suma produktów) . Terminy iloczynu występujące w wyrażeniach boolowskich to X i Y, a jeden wyraz iloczynowy, czyli AC ’, jest wspólny w każdym równaniu. Zatem całkowita liczba wymaganych bramek logicznych do wygenerowania powyższych dwóch równań to I bramki-4 LUB programowalne bramki-2. Równoważny schemat logiczny PAL jest pokazany poniżej.

Obwód logiczny PAL

Obwód logiczny PAL

Bramki AND, które są programowalne, mają prawo wejścia zarówno dla normalnych, jak i uzupełnionych zmiennych wejść. Na powyższym schemacie logicznym dostępne wejścia dla każdej bramki AND to A, A ’, B, B’, C, C ’. Tak więc, aby wygenerować pojedynczy termin produktu dla każdej bramki AND, wymagany jest program.
Wszystkie warunki produktu są dostępne na wejściach każdej bramki OR. Tutaj programowalne połączenia na bramce logicznej można oznaczyć symbolem „X”.

Tutaj wejścia bramki OR są ustalone. W ten sposób wymagane warunki produktu są powiązane z każdym wejściem bramki LUB. W rezultacie te bramki wygenerują określone równania Boole'a. Plik „.” Symbol oznacza stałe połączenia.

Projektowanie programowalnej tablicy logicznej (PLA)

Definicja terminu PLA przedstawia funkcję boolowską w postaci sumy iloczynu (SOP). Projektowanie tej programowalnej tablicy logicznej można wykonać za pomocą bramek logicznych, takich jak AND, OR, a NOT poprzez wykonanie na chipie, dzięki czemu każde wejście, jak również jego uzupełnienie, są dostępne dla każdej bramki AND.

Wyjście każdej bramki AND jest połączone z każdą bramką OR. Wreszcie wyjście bramki OR generuje wyjście chipa. W ten sposób kończy się odpowiednie skojarzenie, aby użyć wyrażeń sumy iloczynu. W programowalnej tablicy logicznej połączenia bramek logicznych, takich jak AND i OR, są programowalne. PLA jest drogie i trudne do porównania z PAL. PAL używa dwóch odmiennie opracowanych metod, które mogą być użyte dla programowalnej tablicy logicznej w celu zwiększenia łatwości programowania. W tego rodzaju metodzie każde połączenie można wykonać za pomocą bezpiecznika na każdym punkcie przecięcia, wszędzie tam, gdzie niepotrzebne połączenia mogą zostać odłączone przez przepalenie bezpiecznika. Ostateczna technika polega na wykonaniu połączenia podczas procesu produkcji z wykorzystaniem odpowiedniej osłony oferowanej dla modelu precyzyjnego połączenia.

Przykład PLA

Zaimplementuj następujące wyrażenie boolowskie za pomocą programowalnej tablicy logicznej (PLA)

X = AB + AC '
Y = AB '+ BC + AC'

Powyższe dwie funkcje boolowskie mają postać SOP (suma iloczynów). Terminy iloczynu występujące w wyrażeniach boolowskich to X i Y, a jeden wyraz iloczynowy, czyli AC ’, jest wspólny w każdym równaniu. Zatem całkowita liczba bramek logicznych wymaganych do wygenerowania powyższych dwóch równań to bramki AND-4, OR programowalne bramki OR-2. Równoważny schemat logiczny PLA pokazano poniżej.

Obwód logiczny PLA

Obwód logiczny PLA

Bramki AND, które są programowalne, mają prawo wejścia zarówno dla normalnych, jak i uzupełnionych zmiennych wejść. Na powyższym schemacie logicznym dostępne wejścia dla każdej bramki AND to A, A ’, B, B’, C, C ’. Tak więc, aby wygenerować pojedynczy termin produktu dla każdej bramki AND, wymagany jest program.
Wszystkie warunki produktu są dostępne na wejściach każdej bramki OR. Tutaj programowalne połączenia na bramce logicznej można oznaczyć symbolem „X”.

Różnica między PAL i PLA

Plik Różnica między PAL i PLA w formie tabelarycznej głównie obejmuje Pełna forma PAL i PLA konstrukcja, dostępność, elastyczność, koszt, liczba funkcji i szybkość, które omówiono poniżej.

Programowalna logika tablicowa (PAL) Programowalna tablica logiczna (PLA)
Pełna forma PAL to programowalna logika tablicowaPełna postać PLA to programowalna tablica logiczna
Konstrukcja PAL może być wykonana za pomocą programowalnej kolekcji bramek AND & ORKonstrukcję PLA można wykonać za pomocą programowalnej kolekcji AND i stałej kolekcji bramek OR.
Dostępność PAL jest mniej płodnaDostępność PLA to więcej
Elastyczność programowania PAL to więcejElastyczność PLA jest mniejsza
Koszt PAL jest drogiKoszt PLA jest średni
Liczba funkcji zaimplementowanych w PAL jest dużaLiczba funkcji zaimplementowanych w PLA jest ograniczona
Szybkość PAL jest niskaSzybkość PLA jest wysoka

Tak więc chodzi o PAL i PLA. Na podstawie powyższych informacji możemy wreszcie wywnioskować, że są to programowalne urządzenia logiczne (PLD), w których programowalna tablica logiczna jest bardziej elastyczny niż programowalna logika tablicowa. Ale programowalna logika tablicowa może bez wysiłku wygenerować kombinacyjny obwód logiczny. Oto pytanie do Ciebie, jaka jest rola PAL i PLA w elektronice cyfrowej ?