Wypróbuj Nasz Instrument Do Eliminowania Problemów





Plik tranzystor polowy (FET) to urządzenie elektroniczne, w którym plik pole elektryczne służy do regulacji przepływu prądu. Aby to zrealizować, różnica potencjałów jest stosowana na zaciskach bramki i źródła urządzenia, co zmienia przewodnictwo między drenem a zaciskami źródła, powodując przepływ kontrolowanego prądu przez te zaciski.

Nazywa się FET tranzystory jednobiegunowe ponieważ są one zaprojektowane do działania jako urządzenia z jednym nośnikiem. Znajdziesz różne typy tranzystorów polowych.



Symbol

Symbole graficzne tranzystorów JFET z kanałem n i p można zwizualizować na poniższych rysunkach.

Można wyraźnie zauważyć, że znaki strzałek, które wskazują do wewnątrz urządzenie n-kanałowe, wskazują kierunek, w którym jasol(prąd bramki) ma płynąć, gdy złącze p-n było spolaryzowane do przodu.



W przypadku urządzenia z kanałem p warunki są identyczne z wyjątkiem różnicy w kierunku symbolu strzałki.

Różnica między FET i BJT

Tranzystor polowy (FET) to trójzaciskowe urządzenie zaprojektowane do szerokiego zakresu zastosowań obwodów, które uzupełniają w dużym stopniu te z tranzystora BJT.

Chociaż znajdziesz znaczące różnice między BJT i ​​JFET, w rzeczywistości istnieje kilka pasujących cech, o których będzie mowa w poniższych dyskusjach. Główną różnicą między tymi urządzeniami jest to, że BJT jest urządzeniem sterowanym prądem, jak pokazano na rys. 5.1a, podczas gdy tranzystor JFET jest urządzeniem sterowanym napięciem, jak pokazano na rys. 5.1b.

Mówiąc prościej, obecny Idona ryc. 5.1a jest bezpośrednią funkcją poziomu I.b. Dla FET prąd I jest funkcją napięcia VGSpodane do obwodu wejściowego, jak pokazano na rys. 5.1b.

W obu przypadkach prąd obwodu wyjściowego będzie regulowany przez parametr obwodu wejściowego. W jednej sytuacji poziom prądu, w drugiej przyłożone napięcie.

Podobnie jak npn i pnp dla tranzystorów bipolarnych, znajdziesz n-kanałowe i p-kanałowe tranzystory polowe. Należy jednak pamiętać, że tranzystor BJT jest urządzeniem bipolarnym, którego przedrostek bi oznacza, że ​​poziom przewodzenia jest funkcją dwóch nośników ładunku, elektronów i dziur.

Z drugiej strony FET jest urządzenie jednobiegunowe zależy wyłącznie od przewodnictwa elektronowego (kanał n) lub dziury (kanał p).

Wyrażenie „efekt pola” można wytłumaczyć w ten sposób: wszyscy jesteśmy świadomi mocy magnesu trwałego, który przyciąga opiłki metalu w kierunku magnesu bez żadnego fizycznego kontaktu. Zupełnie w podobny sposób wewnątrz FET powstaje pole elektryczne przez istniejące ładunki, które wpływają na ścieżkę przewodzenia obwodu wyjściowego bez bezpośredniego kontaktu między wielkościami sterującymi i kontrolowanymi. Prawdopodobnie jedną z najważniejszych cech tranzystora FET jest jego wysoka impedancja wejściowa.

W zakresie od 1 do kilkuset megaomów znacznie przewyższa normalne zakresy rezystancji wejściowej konfiguracji BJT, co jest niezwykle ważną cechą przy opracowywaniu liniowych modeli wzmacniaczy prądu przemiennego.

Jednak BJT ma większą wrażliwość na zmiany sygnału wejściowego. Oznacza to, że zmiana prądu wyjściowego jest zwykle znacznie większa w przypadku tranzystorów BJT niż tranzystorów FET przy takiej samej zmianie ich napięć wejściowych.

Z tego powodu standardowe wzmocnienia napięcia AC dla wzmacniaczy BJT mogą być znacznie wyższe w porównaniu do tranzystorów FET.

Ogólnie rzecz biorąc, tranzystory FET są znacznie bardziej odporne termicznie niż BJT, a także często mają mniejszą strukturę w porównaniu do BJT, co czyni je szczególnie odpowiednimi do osadzania jako układ scalony (IDO)frytki.

Z drugiej strony cechy strukturalne niektórych tranzystorów FET mogą pozwolić im być bardziej wrażliwymi na kontakty fizyczne niż BJT.

Więcej relacji BJT / JFET

  • W przypadku BJT VBYĆ= 0,7 V jest ważnym czynnikiem przy rozpoczęciu analizy jego konfiguracji.
  • Podobnie parametr Isol= 0 A jest zwykle pierwszą rzeczą braną pod uwagę podczas analizy obwodu JFET.
  • W przypadku konfiguracji BJT Ibjest często pierwszym czynnikiem, który należy określić.
  • Podobnie w przypadku JFET jest to zwykle VGS.

W tym artykule skupimy się na tranzystorach polowych JFET lub tranzystorach polowych połączeniowych, w następnym artykule będziemy dyskutować o tranzystorze polowym typu metal-tlenek-półprzewodnik lub MOS-FET.

BUDOWA I CHARAKTERYSTYKA JFET

Jak się dowiedzieliśmy wcześniej, JFET ma 3 odprowadzenia. Jeden z nich kontroluje przepływ prądu między dwoma pozostałymi.

Podobnie jak w tranzystorach JFET, również w tranzystorach JFET urządzenie n-kanałowe jest używane częściej niż odpowiedniki z kanałem p, ponieważ n urządzeń jest bardziej wydajnych i przyjaznych dla użytkownika w porównaniu z urządzeniem p.

Na poniższym rysunku możemy zobaczyć podstawową strukturę lub konstrukcję n-kanałowego JFET-a. Widzimy, że kompozycja typu n tworzy główny kanał przez warstwy typu p.

Górna część kanału typu n jest połączona poprzez styk omowy z zaciskiem zwanym drenem (D), podczas gdy dolna część tego samego kanału jest również połączona poprzez styk omowy z innym zaciskiem zwanym źródłem (S).

Kilka materiałów typu p jest razem połączonych z terminalem zwanym bramą (G). Zasadniczo okazuje się, że zaciski drenu i źródła są połączone z końcami kanału typu n. Terminal bramkowy jest połączony z parą materiału kanału p.

Kiedy nie ma napięcia przyłożonego do jfet, jego dwa złącza p-n są bez żadnych warunków polaryzacji. W tej sytuacji istnieje obszar zubożenia na każdym złączu, jak pokazano na powyższym rysunku, który wygląda całkiem jak obszar p-n diody bez polaryzacji.

Wodna analogia

Działanie i sterowanie JFET można zrozumieć poprzez następującą analogię do wody.

Tutaj ciśnienie wody można porównać z przyłożoną wielkością napięcia od drenu do źródła.

Przepływ wody można porównać z przepływem elektronów. Otwór kranu imituje końcówkę źródłową JFET, podczas gdy górna część kranu, do której wtłaczana jest woda, przedstawia odpływ JFET.

Pokrętło kranu działa jak bramka JFET. Za pomocą potencjału wejściowego kontroluje przepływ elektronów (ładunek) od drenu do źródła, tak jak pokrętło kranu kontroluje przepływ wody w otworze ust.

Ze struktury JFET widzimy, że dren i zaciski źródła znajdują się na przeciwnych końcach kanału n, a ponieważ termin ten opiera się na przepływie elektronów, możemy napisać:

VGS= 0 V, V.DSPewna wartość pozytywna

Na rys. 5.4 widzimy dodatnie napięcie VDSzastosowane w kanale n. Terminal bramki jest bezpośrednio połączony ze źródłem, aby stworzyć warunek V.GS= 0V. Umożliwia to bramce i zaciskom źródłowym ten sam potencjał i skutkuje dolnym końcem obszaru zubożenia każdego p-materiału, dokładnie tak, jak widzimy na pierwszym diagramie powyżej z warunkiem braku odchylenia.

Jak tylko napięcie VDD(= VDS), elektrony są przyciągane do końcówki drenu, generując konwencjonalny przepływ prądu ID, jak pokazano na rys. 5.4.

Kierunek przepływu ładunku pokazuje, że prąd drenu i źródła są równe pod względem wielkości (I.re= JaS). Zgodnie z warunkami przedstawionymi na rys. 5.4, przepływ ładunku wygląda na dość nieograniczony i wpływa tylko na opór kanału n między drenem a źródłem.

JFET w VGS = 0V i VDS = 0V

Możesz zauważyć, że obszar zubożenia jest większy wokół górnej części obu materiałów typu P. Ta różnica w wielkości regionu jest idealnie wyjaśniona na ryc. 5.5. Wyobraźmy sobie jednakowy opór w kanale n, który można podzielić na odcinki wskazane na rys. 5.5.

Zmienne potencjały odwrotnego polaryzacji na złączu p-n n-kanałowego tranzystora JFET

Obecny Iremoże budować zakresy napięcia w kanale, jak pokazano na tym samym rysunku. W rezultacie górny obszar materiału typu p będzie poddawany polaryzacji odwrotnej o poziom około 1,5 V, przy czym dolny obszar będzie miał tylko 0,5 V.

Punkt, w którym złącze p-n jest spolaryzowane odwrotnie w całym kanale, powoduje powstanie prądu bramki o zerowym amperach, jak pokazano na tej samej figurze. Ta cecha, która prowadzi do Isol= 0 A jest ważną cechą JFET.

Jak VDSpotencjał wzrasta od 0 do kilku woltów, prąd rośnie zgodnie z prawem Ohma i wykresem I.rewiersz 5DSmoże wyglądać, jak pokazano na ryc. 5.6.

Porównawcza prostoliniowość wykresu pokazuje, że dla obszarów V o niskiej wartościDS, opór jest w zasadzie jednolity. Jak VDSpodnosi się i zbliża do poziomu znanego jako VP na ryc. 5.6, obszary zubożenia rozszerzają się, jak pokazano na ryc. 5.4.

Powoduje to pozorne zmniejszenie szerokości kanału. Zmniejszona ścieżka przewodzenia prowadzi do wzrostu rezystancji powodując powstanie krzywej z rys. 5.6.

Im bardziej pozioma staje się krzywa, tym wyższy jest opór, wskazując, że opór zbliża się do „nieskończonych” omów w obszarze poziomym. Kiedy V.DSwzrasta do takiego stopnia, że ​​wydaje się, że dwa obszary zubożenia mogą się „zetknąć”, jak pokazano na rys. 5.7, co prowadzi do sytuacji znanej jako uszczypnięcie.

Kwota, o jaką VDSrozwija się ta sytuacja nazywa się uszczypać napięcie i jest symbolizowane przez V.P.jak przedstawiono na rys. 5.6. Ogólnie rzecz biorąc, słowo uszczypnięcie jest mylące, ponieważ implikuje obecne Irejest „ściśnięty” i spada do 0 A. Jak pokazano na rys. 5.6, w tym przypadku nie wygląda to na oczywiste. jarezachowuje poziom nasycenia określony jako I.DSSna ryc. 5.6.

Prawda jest taka, że ​​nadal istnieje bardzo mały kanał z prądem o znacznie wysokiej koncentracji.

Punkt, w którym ID nie spada uszczypać i zachowuje poziom nasycenia, jak pokazano na ryc. 5.6, potwierdza następujący dowód:

Ponieważ brak prądu drenu, eliminuje możliwość różnych poziomów potencjału w materiale kanału n w celu określenia zmieniających się ilości odwrotnego odchylenia wzdłuż złącza p-n. Rezultatem końcowym jest utrata wywołanego rozkładu regionu zubożenia uszczypać zacząć z.

pinch-off VGS = oV, VDS = Vp

Gdy zwiększamy VDSpowyżej VP., obszar bliskiego kontaktu, w którym dwa regiony zubożenia napotkają się ze sobą, zwiększa długość wzdłuż kanału. Jednak poziom identyfikatora pozostaje zasadniczo niezmieniony.

Stąd moment VDSjest wyższa niż V.p, JFET uzyskuje charakterystykę źródła prądu.

Jak pokazano na rys. 5.8, prąd w JFET jest określany na poziomie Ire= JaDSS, ale napięcie V.DSwyższa niż VP jest ustalana przez podłączone obciążenie.

Wybór notacji IDSS opiera się na fakcie, że jest to prąd z drenu do źródła, który ma zwarte połączenie między bramką a źródłem.

Dalsze dochodzenie daje nam następującą ocenę:

jaDSSjest największym prądem drenu dla JFET i jest ustalany przez warunki VGS= 0 V i V.DS> | VP |.

Zauważ, że na ryc. 5,6 V.GSwynosi 0V dla pełnego rozciągnięcia krzywej. W następnych rozdziałach dowiemy się, w jaki sposób na atrybuty z ryc. 5.6 wpływa poziom VGSJest zróżnicowana.

VGS <0V

Napięcie przyłożone do bramki i źródła jest oznaczane jako VGS, które jest odpowiedzialne za sterowanie operacjami JFET.

Jeśli weźmiemy przykład BJT, tak jak krzywe Idovs V.TOsą określone dla różnych poziomów Ibpodobnie krzywe Irevs V.DSdla różnych poziomów VGSmożna utworzyć dla odpowiednika JFET.

W tym celu zacisk bramki jest ustawiony na stale niższy potencjał poniżej poziomu potencjału źródłowego.

Odnosząc się do rys. 5.9 poniżej, napięcie -1 V jest przykładane do zacisków bramka / źródło dla zredukowanego VDSpoziom.

przyłożenie ujemnego napięcia do bramki JFET

Cel negatywnego potencjalnego obciążenia VGSma rozwinąć regiony zubożenia przypominające sytuację VGS= 0, ale przy znacznie zmniejszonym VDS.

To powoduje, że bramka osiąga punkt nasycenia przy niższych poziomach V.DSjak pokazano na rys.5.10 (VGS= -1 V).

Odpowiedni poziom saturacji dla Iremożna stwierdzić, że jest zmniejszona i faktycznie maleje jako VGSjest bardziej negatywny.

Na ryc. 5.10 można wyraźnie zobaczyć, jak spada napięcie zacisku z parabolicznym kształtem VGSstaje się coraz bardziej negatywny.

Wreszcie, kiedy VGS= -Vpstaje się wystarczająco ujemny, aby ustalić poziom nasycenia, który ostatecznie wynosi 0 mA. Na tym poziomie JFET jest całkowicie „WYŁĄCZONY”.

Charakterystyka n-kanałowego JFET z IDSS = 8 mA

Poziom VGSco powoduje, że jaredo osiągnięcia 0 mA jest oznaczane przez V.GS= VP., gdzie VP.jest napięciem ujemnym dla urządzeń z kanałem n i napięciem dodatnim dla tranzystorów JFET z kanałem p.

Zwykle można znaleźć większość arkuszy danych JFET uszczypać napięcie określone jako V.GS (wył.)zamiast V.P..

Obszar po prawej stronie miejsca zaciśnięcia na powyższym rysunku jest miejscem tradycyjnie używanym we wzmacniaczach liniowych do uzyskania sygnału wolnego od zniekształceń. Ten region jest ogólnie nazywany region stałego prądu, nasycenia lub liniowego wzmocnienia.

Rezystor sterowany napięciem

Obszar, który znajduje się po lewej stronie miejsca ściskania na tej samej figurze, nazywany jest region omowy lub obszar rezystancji kontrolowanej napięciem.

W tym obszarze urządzenie może faktycznie działać jako rezystor zmienny (na przykład w aplikacji z automatyczną regulacją wzmocnienia), którego rezystancja jest kontrolowana przez zastosowany potencjał bramki / źródła.

Możesz zobaczyć, że nachylenie każdej z krzywych, które również oznacza opór dren / źródło JFET dla VDS P.jest funkcją zastosowanego VGSpotencjał.

Gdy zwiększamy VGS z ujemnym potencjałem, nachylenie każdej krzywej staje się coraz bardziej poziome, wykazując proporcjonalnie rosnące poziomy oporu.

Jesteśmy w stanie uzyskać dobre wstępne przybliżenie poziomu rezystancji w odniesieniu do napięcia VGS za pomocą następującego równania.

Praca JFET z kanałem p

Wewnętrzny układ i konstrukcja tranzystora JFET z kanałem p jest dokładnie identyczna z jego odpowiednikiem z kanałem n, z wyjątkiem tego, że regiony materiałów typu p i n są odwrócone, jak pokazano poniżej:

JFET z kanałem p

Kierunki przepływu prądu można również uznać za odwrócone, wraz z rzeczywistą polaryzacją napięcia VGS i VDS. W przypadku tranzystora JFET z kanałem p, kanał zostanie ograniczony w odpowiedzi na rosnący dodatni potencjał w bramce / źródle.

Notacja z podwójnym indeksem dla VDSspowoduje powstanie ujemnego napięcia dla V.DS, jak pokazano na charakterystyce z rys. 5.12. Tutaj możesz znaleźć jaDSSprzy 6 mA, podczas gdy napięcie szczypania przy V.GS= + 6 V.

Nie daj się zdziwić obecnością znaku minus dla litery V.DS. Po prostu wskazuje, że źródło ma wyższy potencjał niż drenaż.

Charakterystyka JFET kanału p

Widać, że krzywe dla wysokiego VDSpoziomy nagle rosną do wartości, które wyglądają na nieograniczone. Wskazany wzrost, który jest pionowy, symbolizuje sytuację awaryjną, co oznacza, że ​​prąd przepływający przez urządzenie kanałowe jest w tym momencie całkowicie kontrolowany przez obwody zewnętrzne.

Chociaż nie jest to widoczne na rys. 5.10 dla urządzenia n-kanałowego, może to być możliwe przy wystarczająco wysokim napięciu.

Region ten można wyeliminować, jeśli VDS (maks.)jest odnotowane w arkuszu danych urządzenia, a urządzenie jest skonfigurowane tak, że rzeczywiste VDSwartość jest niższa niż ta odnotowana wartość dla dowolnego V.GS.




Poprzedni: Zbadano 5 najlepszych 40-watowych obwodów wzmacniacza Dalej: 2N3055 Arkusz danych, wyprowadzenia, obwody aplikacji